

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 08-018030  
(43)Date of publication of application : 19.01.1996

(51)Int.Cl. H01L 29/74  
H01L 29/744


(21)Application number : 06-148804 (71)Applicant : FUJI ELECTRIC CO LTD  
(22)Date of filing : 30.06.1994 (72)Inventor : WATANABE MASAHIDE

## (54) METHOD FOR MANUFACTURING REVERSE-CONDUCTING GTO THYRISTOR

### (57)Abstract:

**PURPOSE:** To reduce leakage current when applying a high-temperature voltage by covering the GTO thyristor part of a substrate with a non-transmission metal plate and applying electron ray and then eliminating the non-transmission metal plate and applying electron ray to the entire substrate.

**CONSTITUTION:** Al substrate 4 is placed at a GTO thyristor part 2 as a non-transmission metal plate and electron ray 5 is applied to the plate at a constant rate. Then, the Al substrate 4 is removed and the electron ray 5 is applied to the entire surface of a semiconductor substrate 1 at a constant rate. The dose of electron ray 5 is two times larger at a diode part 3 than at the GTO thyristor part 2. By applying electron ray to silicon crystal, the silicon atom is scattered and a lattice defect of void without any silicon atom is generated. When the lattice defect is a charged particle, electrons and positive holes are combined or they are generated. When controlling the life time by applying electron ray, the amount of electrons and occurrence of positive holes drastically decrease as compared with the case of gold diffusion, thus preventing breakdown due to heat run when applying a high-temperature voltage.



## LEGAL STATUS

[Date of request for examination]  
[Date of sending the examiner's decision of rejection]  
[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]  
[Date of final disposal for application]  
[Patent number]  
[Date of registration]  
[Number of appeal against examiner's decision of rejection]  
[Date of requesting appeal against examiner's decision of rejection]  
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平8-18030

(43) 公開日 平成8年(1996)1月19日

(51) Int.Cl.<sup>6</sup>

識別記号

庁内整理番号

F I

技術表示箇所

H 0 1 L 29/74  
29/744

H 0 1 L 29/ 74

H  
C

審査請求 未請求 請求項の数 7 O L (全 5 頁)

(21) 出願番号 特願平6-148804  
(22) 出願日 平成6年(1994)6月30日


(71) 出願人 000005234  
富士電機株式会社  
神奈川県川崎市川崎区田辺新田1番1号  
(72) 発明者 渡邊 雅英  
神奈川県川崎市川崎区田辺新田1番1号  
富士電機株式会社内  
(74) 代理人 弁理士 山口 肇

(54) 【発明の名称】 逆導通GTOサイリスタの製造方法

(57) 【要約】

【目的】 逆導通GTOサイリスタのGTOサイリスタ部とダイオード部のライフタイムを個別に制御する方法に電子線照射等を用いることにより、高温電圧印加時の流れ電流を低減し、製造工程の短縮を図る。

【構成】 GTOサイリスタ部2をA1板4で覆い、ダイオード部3に電子線5を照射した後、半導体基体1の全面に電子線5を照射する。



1

## 【特許請求の範囲】

【請求項1】 pnpnの4層構造からなるGTOサイリスタ部とpnの2層構造からなるダイオード部とが同一半導体基体に集積された逆導通GTOサイリスタにおいて、GTOサイリスタ部およびダイオード部のライフタイム制御を少なくとも電子線を用いて個別に行うことを特徴とする逆導通GTOサイリスタの製造方法。

【請求項2】 電子線を遮蔽する非透過金属板でGTOサイリスタ部を覆い、ダイオード部のみに電子線を照射し、その後、該非透過金属板を除き、半導体基体全面に電子線を照射することを特徴とする請求項1記載の逆導通GTOサイリスタの製造方法。

【請求項3】 半導体基体全面に電子線を照射し、その後、電子線を遮蔽する非透過金属板でGTOサイリスタ部を覆い、ダイオード部のみに電子線を照射することを特徴とする請求項1記載の逆導通GTOサイリスタの製造方法。

【請求項4】 電子線を遮蔽する非透過金属板でGTOサイリスタ部を覆い、ダイオード部のみに電子線を照射し、その後、ダイオード部を該非透過金属板で覆い、GTOサイリスタ部のみに電子線を照射することを特徴とする請求項1記載の逆導通GTOサイリスタの製造方法。

【請求項5】 ダイオード部に白金を拡散し、その後、電子線を遮蔽する非透過金属板でダイオード部を覆い、GTOサイリスタ部に電子線を照射することを特徴とする請求項1記載の逆導通GTOサイリスタの製造方法。

【請求項6】 ダイオード部に白金を拡散し、その後、半導体基体全面に電子線を照射することを特徴とする請求項1記載の逆導通GTOサイリスタの製造方法。

【請求項7】 電子線を遮蔽する非透過金属板として比重がシリコンより大きい金属板を使うことを特徴とする請求項2、3、4又は5のいずれか記載の逆導通GTOサイリスタの製造方法。

## 【発明の詳細な説明】

【0001】

【産業上の利用分野】 この発明は、GTOサイリスタと同一半導体基体に逆並列のダイオードを内蔵する逆導通GTOサイリスタの製造方法に関する。

【0002】

【従来の技術】 逆導通GTOサイリスタはGTOサイリスタ部およびダイオード部が同一半導体基体に集積された構造になっている。逆導通GTOサイリスタの電流を遮断する特性（遮断特性）およびダイオード部がオフする特性（伝流特性）などの電気的特性を向上させるために、GTOサイリスタ部およびダイオード部のライフタイムを個別に制御する必要がある。従来は金（Au）拡散によりGTOサイリスタ部およびダイオード部を別々に制御する方法がとられていた。図5はアロイ形逆導通GTOサイリスタとアロイフリー形逆導通GTOサイリ

2

スタの半導体基体とモリブデン板の位置関係を示す構成図を示す。同図（a）はアロイ形逆導通GTOサイリスタの構成図で、半導体基体1の全面はこの半導体基体1を支持するモリブデン板8と合金層10を介して結合され、さらに半導体基体1の周縁部に耐圧を確保するためのベベル部11が形成され、その表面はパッシベーション用のシリコンゴム9が被着している。同図（b）はアロイフリー形逆導通GTOサイリスタの構成図で半導体基体1とモリブデン板8とは外部からの圧接力によって接触する構造となっている。また、シリコンゴム9はベベル部11と半導体基体1の両主面の周縁部とを覆っている。このモリブデン板8の大きさはシリコンゴム9を喰まないように、シリコンゴムの内周より小さくする必要があり、従って、半導体基体1のベベル部直下はモリブデン板8と接触しない。従来のアロイ形素子では同図（a）に示すようにベベル部直下もモリブデン板8で合金され、このモリブデン板8がベベル部11および半導体基体1での発熱を吸収するヒートシンクとしての役割をしている。このため、高温電圧印加時の素子のもれ電流による発熱が大きくても放熱が十分行われ問題なかった。しかし、最近、均一加圧による性能向上を図るために逆導通GTOサイリスタのアロイフリー化が行われるようになり、このアロイフリー形素子では同図（b）に示すようにベベル部直下はモリブデン板8とは接触せず、しかも半導体基体1とモリブデン板8は外部の圧接力で接触する構造となっている。

【0003】

【発明が解決しようとする課題】 前記のように、このアロイフリー形逆導通GTOサイリスタではベベル部での発熱を吸収するものがない構造になっており、さらに、半導体基体とモリブデン板とは合金されず、単に半導体基体とモリブデン板は外部からの圧接力により接触しているだけなので、アロイ形素子に比べると熱抵抗が大きく、半導体基体で発生した熱はモリブデン板に逃げにくい構造になっている。このために、特に高温電圧印加時において、ベベル部を含む半導体基体内で発生したもれ電流による発熱で、半導体基体が熱暴走を起し、素子の破壊を招くことがあるため、アロイフリー形逆導通GTOサイリスタでは高温電圧印加時のもれ電流を減少させることが極めて重要となる。しかし、金拡散はライフタイム制御としては半導体基体への均一拡散を容易に図れるなどの効果はあるが、高温電圧印加時のもれ電流が大きく、アロイフリー形素子への適用は不向きである。

【0004】 この発明は上記の問題点を解決し、高温電圧印加時のもれ電流を小さくできる逆導通GTOサイリスタの製造方法を提供する。

【0005】

【課題を解決するための手段】 pnpnの4層構造からなるGTOサイリスタ部とpnの2層構造からなるダイオード部とが同一半導体基体に集積された逆導通GTO

サイリスタにおいて、GTOサイリスタ部およびダイオード部のライフタイム制御を少なくとも電子線を用いて個別に行う。このライフタイム制御は電子線を遮蔽する非透過金属板でGTOサイリスタ部を覆い、ダイオード部のみに電子線を照射し、その後、該非透過金属板を除去し、半導体基体全面に電子線を照射することが有効である。また、半導体基体全面に電子線を照射し、その後、GTOサイリスタ部を該非透過金属板で覆い、ダイオード部のみに電子線を照射することでもよい。また、GTOサイリスタ部を該非透過金属板で覆い、ダイオード部のみに電子線を照射し、その後、ダイオード部を該非透過金属板で覆い、GTOサイリスタ部のみに電子線を照射することも効果的である。また、ダイオード部に白金を拡散し、その後、ダイオード部を該非透過金属板で覆い、GTOサイリスタ部に電子線を照射してもよい。さらに、ダイオード部に白金を拡散し、その後、半導体基体全面に電子線を照射することも好ましい。また、該非透過金属板にシリコンより比重の大きい金属板を用いると効果的である。

【0006】

【作用】シリコン(Si)結晶に電子線を照射すると電子線によってSi原子が飛ばされSi原子の無い空孔という格子欠陥ができる。この格子欠陥が荷電粒子である電子と正孔を結びつけたり、逆に電子と正孔を発生させたりする再結合中心の働きをする。また、白金原子および金原子などの重金属の原子も再結合中心の働きをする。電子線および白金原子でできた再結合中心の局在準位と金原子の局在準位は異なり、そのため、電子線照射および白金拡散でライフタイム制御した場合は、金拡散の場合に比べ半導体基体に電圧を印加したときに発生する電子と正孔の量は一桁小さく、従って、もれ電流も一桁小さくなる。次に、電子線および白金原子のSiへの進入を阻止する方法を説明する。電子線の場合、進入深さは物質の比重と密接な関係があり、Si中では加速電圧1MeVで2mm程度の深さまで電子線が進入することは良く知られている。従って、Si上に例えばアルミニウム(Al)金属などSiと比重の同程度(比重Si:2.33、Al:2.71)のもので、2mm以上の厚さをもつ非透過金属板を覆えば、Si中には電子線は照射されない。この作用によりGTOサイリスタ部とダイオード部の電子線量を覚えて、ライフタイム制御を個々に行うことができる。また、比重の大きい非透過金属板を使うと電子線の透過率が低下するため、板厚は薄くできる。一方、白金の場合は酸化膜により拡散が阻止されるので、この作用により、選択的にライフタイム制御ができる。

【0007】

【実施例】図1ないし図4はこの発明の実施例を示す。これらの図には示さないがダイオード部3の周縁部には耐圧を確保するためのベベル部(図5の11と同一)が

形成され、このベベル部のライフタイム制御はダイオード部3と同時に行う。図1はダイオード部3を電子線照射した後、半導体基体1の全面に電子線照射する工程図を示す。同図1(a)に示すようにGTOサイリスタ部2に厚さ3mmの非透過金属板としてのAl板4を置いて、電子線5を1MeVの加速電圧で5Mrad打ち込み、次に、同図(b)に示すように半導体基体1の全面に電子線5を1MeVで5Mrad打ち込む。従って、電子線5の照射量はGTOサイリスタ部2が5Mrad、ダイオード部3が10Mradとなる。図2は半導体基体1の全面を電子線照射した後、ダイオード部3に電子線照射する工程図を示す。同図(a)に示すように半導体基体1の全面に電子線5を1MeVで5Mrad打ち込み、次に、同図(b)に示すようにGTOサイリスタ部2に厚さ3mmのAl板4を置いて電子線5を1MeVで5Mrad打ち込む。2回目の電子線照射時、GTOサイリスタ部2はAl板4で遮蔽されるため、GTOサイリスタ部2に電子線5は打ち込まれない。そのため、電子線5の照射量はGTOサイリスタ部2が5Mrad、ダイオード部3が10Mradとなる。図3はGTOサイリスタ部2およびダイオード部3をそれぞれ単独に電子線照射する工程図を示す。同図(a)に示すようにGTOサイリスタ部2に厚さ3mmのAl板4を置いて、電子線5をダイオード部3のみに1MeVで10Mrad打ち込み、次に、同図(b)に示すように厚さ3mmのドーナツ状Al板41をダイオード部3が遮蔽されるように置き、GTOサイリスタ部に電子線5を1MeVで5Mrad打ち込む。図4はダイオード部3を白金拡散した後、GTOサイリスタ部2に酸化膜を付けたまま、半導体基体1の全面に電子線照射する工程図を示す。同図(a)は酸化膜6のダイオード部3のみに密着し、水溶液状の白金7を付けた状態を示し、その後で800°Cで1時間の拡散を行い、次に、同図(b)に示すように、半導体基体1の全面に電子線5を1MeVで5Mrad打ち込む。この場合、GTOサイリスタ部2は電子線5が5Mrad打ち込まれたことになり、またダイオード部は白金拡散に加え電子線5が5Mrad打ち込まれたことになる。また、電子線照射は酸化膜6をフッ酸(HF)液で除去した上で行っても良い。前記の全ての実施例において、電子線照射後の半導体基体1は水素雰囲気中で400°C程度、1時間程度の熱処理が行われ、GTOサイリスタ部2のオン電圧、ダイオード部3の逆電圧などの電気的特性で所定の特性値を得る。また、非透過金属板の材質をAlより比重のさらに大きい鉄、銅、モリブデンおよび鉛などの金属にすると板厚をさらに薄くできる。また、白金拡散の場合の遮蔽膜としては窒化膜も利用できる。これらの方法をアロイ形逆導通GTOサイリスタに適用する場合は、半導体基体1とモリブデン板8(図5)を合金した後、モリブデン板8が合金されていない半導体基体1の主面か

ら電子線照射をする。電子線照射とその後の処理の方法は前記と同じである。

【0008】

【発明の効果】この発明では、電子線照射か、または電子線照射と白金拡散の組み合わせによるライフタイム制御方法を用いることにより、従来の金拡散に比べ、高温電圧印加時のもれ電流を従来の十分の一程度の4500Vで10mA以下(125°C)に抑えることが可能となり、アロイフリー形逆導通GTOサイリスタでの高温電圧印加時の熱暴走による破壊をなくすることができる。また、GTOサイリスタ部とダイオード部の電子線照射量を変えて、同時に熱処理することで、GTOサイリスタ部のオン電圧、ダイオード部の逆電圧を同時に適正値にすることができるため製造工程を短縮できる。また、アロイ形逆導通GTOサイリスタに適用した場合も同様の効果が得られる。

【図面の簡単な説明】

【図1】ダイオード部を電子線照射した後、半導体基体全体を電子線照射する実施例を示す工程図で、同図(a)はダイオード部に電子線照射する工程図、同図(b)は半導体基体全面に電子線照射する工程図。

【図2】半導体基体全面を電子線照射した後、ダイオード部に電子線照射する他の実施例を示す工程図で、同図(a)は半導体基体全面に電子線照射する工程図、同図(b)はダイオード部に電子線照射する工程図。

【図3】GTOサイリスタ部およびダイオード部をそれぞれ単独に電子線照射する別の実施例を示す工程図で、

同図(a)はダイオード部に電子線照射する工程図、同図(b)はGTOサイリスタ部に電子線照射する工程図。


【図4】ダイオード部を白金拡散した後、GTOサイリスタ部に酸化膜を付けたまま、半導体基体全面に電子線照射する更に他の実施例を示す工程図で、同図(a)はダイオード部を白金拡散する工程図、同図(b)はGTOサイリスタ部に酸化膜を付けたまま半導体基体全面に電子線照射する工程図。

【図5】従来例を説明するための構成図で、同図(a)はアロイ形逆導通GTOサイリスタの構成図、同図(b)はアロイフリー形逆導通GTOサイリスタの構成図。


【符号の説明】

- 1 半導体基体
- 2 GTOサイリスタ部
- 3 ダイオード部
- 4 Al板
- 5 電子線
- 6 酸化膜
- 7 白金
- 8 モリブデン板
- 9 シリコンゴム
- 10 合金層
- 11 ベベル部
- 41 ドーナツ状Al板


【図1】




【図2】



【図3】



【図4】



【図5】

